新智元報(bào)道

來源：Hardware Info

編輯：Priscilla

【新智元導(dǎo)讀】近日，Hot Chip 33大會(huì)在線上舉行，臺(tái)積電在會(huì)上介紹了自家封裝技術(shù)路線圖。第5代CoWoS封裝技術(shù)將于今年晚些時(shí)候問世，擁有8個(gè)HBM2e堆棧的空間，容量高達(dá)128 GB，比第3代技術(shù)多存儲(chǔ)20倍晶體管，預(yù)計(jì)2023年發(fā)布第6代CoWoS。

臺(tái)積電介紹最先進(jìn)的封裝技術(shù)路線圖：存儲(chǔ)的晶體管再多20倍！

2023年發(fā)布第六代CoWoS！

近日，臺(tái)積電在Hot Chips 33大會(huì)上宣布推出「2.5D」晶片技術(shù)。

第五代CoWoS封裝技術(shù)將在今年晚些時(shí)候問世，與第三代封裝技術(shù)相比，有望能夠多存儲(chǔ)20倍晶體管。

臺(tái)積電的半導(dǎo)體技術(shù)在業(yè)內(nèi)遙遙領(lǐng)先，在先進(jìn)芯片封裝技術(shù)方面同樣取得了快速進(jìn)展。

過去十年，臺(tái)積電已經(jīng)推出五代不同的基板上芯片封裝工藝，涵蓋了消費(fèi)級(jí)與服務(wù)器芯片領(lǐng)域。

臺(tái)積電CoWoS封裝技術(shù)

自2011年來，臺(tái)積電就發(fā)布了第一代各部件的堆疊。

短短十年內(nèi)，臺(tái)積電就已經(jīng)發(fā)布了五代CoWoS。

截至2019年8月，臺(tái)積電CoWoS已經(jīng)有60多種產(chǎn)品流片正在生產(chǎn)或開發(fā)中。

最新一代封裝技術(shù)的目標(biāo)總結(jié)為四個(gè)字：節(jié)省空間，也就是在一個(gè)封裝中處理盡可能多的芯片。

新封裝技術(shù)增加3倍多中介層面積，有8個(gè)HBM2e堆棧的空間，容量高達(dá)128 GB。

此外，新封裝技術(shù)還使用了全新的硅通孔（TSV）解決方案，實(shí)現(xiàn)厚CU互連。

初代CoWoS封裝技術(shù)是基于凝膠的熱風(fēng)化（Gel TIM），與之相比，臺(tái)積電提供了最新的SOC散熱解決方案。

以Metal TIM的形式，將封裝熱阻降低到初代的0.15倍。

臺(tái)積電的第六代CoWoS封裝技術(shù)預(yù)計(jì)將在2023年發(fā)布。

目前對于第六代技術(shù)知之甚少，只能確定第六代技術(shù)將會(huì)在同一封裝內(nèi)容納多達(dá)8組HBM3內(nèi)存和2組計(jì)算芯片。

第5代CoWoS封裝工藝的應(yīng)用

目前最讓人期待的就是臺(tái)積電第5代CoWoS封裝工藝在AMD MI200 Aldebaran GPU上的應(yīng)用。

AMD在第2季度財(cái)報(bào)中就披露了MI200 Aldebaran GPU的初始出貨量。

MI200 Aldebaran GPU擁有第二代CDNA架構(gòu)，率先用上了多芯片（MCM）GPU核心設(shè)計(jì)，超過16000個(gè)內(nèi)核，能提供高達(dá)256個(gè)計(jì)算單元（CU）和128GB的HBM2E緩存。

內(nèi)部分為主、副兩個(gè)芯片，兩者都由8個(gè)著色器（SE）組成，共計(jì)16個(gè)SE。

每個(gè)芯片擁有128 CU/8192個(gè)流處理器，總計(jì)256 CU/16384個(gè)流處理器，輔以新的XGMI互聯(lián)設(shè)計(jì)，且每個(gè)小芯片都具有VCN 2.6引擎/主IO控制器。

作為首款用上MCM GPU設(shè)計(jì)的芯片，Instinct MI200將直接對標(biāo)英特爾7nm Ponte Vecchio和英偉達(dá)Ampere新品。

此外，英偉達(dá)的Hopper GPU也使用了MCM小芯片架構(gòu)，同樣可能會(huì)交由臺(tái)積電代工，預(yù)計(jì)將在2022年上市。

AMD CNDA 3（MI300）和英偉達(dá)Ampere的下下一代，都有望采用臺(tái)積電的N3工藝節(jié)點(diǎn)。

7nm工藝搭建出千核處理器

Esperanto Technologies是一家舊金山的初創(chuàng)公司，同樣參加了今年的HotChips 33展示會(huì)。

該公司在會(huì)上展示了代號(hào)為「ET-SoC-1」的最新處理器，是首批千核處理器之一。

這個(gè)處理器有1088個(gè)更小尺寸、低功耗的ET-Minion 64位RISC-V內(nèi)核，可以并行運(yùn)行，輕松執(zhí)行工作負(fù)載，希望成為最高性能的商用RISC-V芯片。

為了滿足大型數(shù)據(jù)中心高性能、低功耗的要求，Esperanto芯片用低于20瓦的功率運(yùn)行，適應(yīng)系統(tǒng)功率限制。是一種通用的并行處理解決方案，可以加速許多可并行化的工作負(fù)載。

為了配合小內(nèi)核，Esperanto封裝了額外4個(gè)高性能ET-Maxion 64位RISC-V 內(nèi)核。較小的內(nèi)核是按順序執(zhí)行設(shè)計(jì)，而較大的內(nèi)核是為亂序執(zhí)行設(shè)計(jì)的。

整個(gè)芯片在臺(tái)積電的工廠中使用7nm制造節(jié)點(diǎn)進(jìn)行流片。

ET-SoC-1設(shè)計(jì)了超過1.6億字節(jié)的片上SRAM，分為L1緩存和暫存器存儲(chǔ)器。

它支持PCIe Gen4、256位寬（四通道）LPDDR4x內(nèi)存，并具有用于安全啟動(dòng)、系統(tǒng)管理和計(jì)時(shí)器的 RISC-V 服務(wù)處理器。

所有這些都封裝在一個(gè)570平方毫米的芯片中，其中包含225億個(gè)晶體管。

在常規(guī)操作中，它的使用功率低于20瓦，可以針對10-60瓦的工作負(fù)載進(jìn)行軟件配置。

參考資料：

https://www.esperanto.ai/esperanto-technologies-unveils-energy-efficient-risc-v-based-machine-learning-accelerator-chip-at-hot-chips-33-conference/

https://nl.hardware.info/nieuws/78166/hot-chips-tsmc-stopt-20-keer-zoveel-transistoren-in-de-nieuwste-generatie-cowos

超能裝！臺(tái)積電第5代最新封裝技術(shù)路線圖公布

新智元報(bào)道

臺(tái)積電CoWoS封裝技術(shù)

第5代CoWoS封裝工藝的應(yīng)用

7nm工藝搭建出千核處理器

超能裝！臺(tái)積電第5代最新封裝技術(shù)路線圖公布